三星电子计划在2024年推出先进的3D芯片封装技术SAINT，希望将多个元件聚集在一起封装成单一电子元件，从而提高半导体性能。三星电子还表示，将在2025年开发针对高层HBM的无凸点封装（Cu-Cu直接键合或混合键合）。
发布日期：2023-12-08 浏览次数：11
近年来，随着多核处理、人工智能（AI）、物联网（IoT）等技术的快速发展，芯片的集成度和性能越来越高，对封装尺寸和成本的要求也越来越严格。传统的封装技术已经无法满足新一代芯片的封装需求。
封装领域的一个突出进步是3D Cu-Cu混合键合技术，它提供了一种高密度、低成本、高性能的方案，可以有效提高封装的可靠性和稳定性，同时降低成本和尺寸。这一变革性的解决方案有助于实现高速、低延迟的芯片互连，提高系统性能和能效。
凸点间距与先进半导体封装
1965年发明了第一个半导体封装，此后封装技术不断发展。现在，有许多封装技术，从最广泛使用的引线键合到最先进的3DIC。之所以叫先进半导体封装，一种分类方法是看凸点间距的大小。较小的凸点间距意味着更多的I/O数，即更高的互连密度，这是许多高计算应用所必需的。通常，我们将先进半导体封装定义为凸点间距小于100µm的任何封装。
凸点间距
I/O数是随着凸点间距的减小而增加的，例如：10µm凸点间距封装技术可以提供大约400倍于200µm凸点间距封装技术的I/O数。
Cu-Cu混合键合的典型应用
Cu-Cu混合键合技术可以提高封装的可靠性和稳定性。在传统的封装技术中，芯片与基板之间的连接通常采用引线或载带等方式，这些连接方式容易受机械振动、温度变化等因素的影响，导致连接失效或损坏。而Cu-Cu混合键合的连接具有更高的强度和稳定性，可有效地提高封装的可靠性和稳定性。
本站文章版权归原作者所有 内容为作者个人观点 本站只提供参考并不构成任何投资及应用建议。
本文转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。如涉及作品内容、版权和其它问题，请在30日内与本网联系，我们将在第一时间删除内容
